Newshot
Account

UCIe 4.0 规范发布，将芯粒互连扩展至系统级集成

Source: IT之家 Published: Developers Reprinted English 发布UCIe
Summary

IT之家 11 月 13 日消息，UCIe 联盟当地时间 12 日发布了该芯粒互连规范的 4.0 版本。最新的迭代将 UCIe 架构从芯片级接口设计 扩展到满足将多个芯片集成到统一的封装系统的关键要求 。 UCIe 4.0 引入了标准的片上存储器链路， UCIe.mem 协议简化了 SoC 与存储器逻辑裸片间的集成，实现了高达 93.75% 的数据效率和约 2.5 TB/s/mm 的晶边带宽密度；新的功率优化配置文件可在 64GT/s 下实现 30~80% 的能效提升；面向标准封装 UCIe 的增强型凸块设计则改进了面积效率。 此外，UCIe 4.0 包含一系列提升系统级安全性和可管理性的特性，包括可信芯片状态报告、双向完整性保护管理通道；其还扩展了 UCIe 互连在汽车应用场景中的系统级可靠性。

Original text(via IT之家)

UCIe 4.0 规范发布，将芯粒互连扩展至系统级集成

IT之家 11 月 13 日消息，UCIe 联盟当地时间 12 日发布了该芯粒互连规范的 4.0 版本。最新的迭代将 UCIe 架构从芯片级接口设计扩展到满足将多个芯片集成到统一的封装系统的关键要求。

UCIe 4.0 引入了标准的片上存储器链路，UCIe.mem 协议简化了 SoC 与存储器逻辑裸片间的集成，实现了高达 93.75% 的数据效率和约 2.5 TB/s/mm 的晶边带宽密度；新的功率优化配置文件可在 64GT/s 下实现 30~80% 的能效提升；面向标准封装 UCIe 的增强型凸块设计则改进了面积效率。

此外，UCIe 4.0 包含一系列提升系统级安全性和可管理性的特性，包括可信芯片状态报告、双向完整性保护管理通道；其还扩展了 UCIe 互连在汽车应用场景中的系统级可靠性。

相关文章

  • AMD 将为 Versal RF 自适应 SoC 导入 UCIe 1.1 互连支持
  • 英特尔披露 Wildcat Lake 处理器：平台 AI 算力最高 40 TOPS，UCIe 多芯片封装
  • Cadence 以台积电 N3P 制程流片第三代 UCIe IP，达成 64Gbps 高速
  • UCIe 3.0 规范发布：数据传输速率翻倍至 64 GT/s，可管理性更强
  • 消息称三星电子完成 SF4X UCIe 原型芯片首次性能评估，带宽 24Gbps
  • Ayar Labs 推出全球首款 UCIe 光互连芯粒 / 小芯片，可实现 8 Tbps 带宽

Only about 773 characters could be extracted — the rest did not come through (common on sites that need scrolling or a login). Read the original for the full piece.

Published by IT之家
This site only summarises and aggregates; copyright stays with the original author. Headlines and summaries follow the source — where they differ, the original wins.
Read the original ↗